# ⑫ 公 開 特 許 公 報 (A) 平3-228377

(S) Int. Cl. 3 H 01 L 29/788 27/04 27/115 29/792 識別記号 庁内整理番号

Α

❸公開 平成3年(1991)10月9日

7514-5F

7514-5F H 01 L 29/78 8831-5F 27/10 3 7 1 4 3 4

審査請求 有 請求項の数 1 (全8頁)

❷発明の名称 半導体装置

②特 顋 平2-22123

②出 願 平2(1990)2月2日

⑩発 明 者 吉 田 正 之 神奈川県川崎市幸区小向東芝町 1 株式会社東芝多摩川工場内

⑩発明者 佐伯 幸弘 神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工場内

⑩発 明 者 品 田 一 義 神奈川県川崎市幸区小向東芝町 1 株式会社東芝多摩川工 場内

⑪出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近 憲佑 外1名

明細書

1. 発明の名称

半導体装置

## 2. 特許請求の範囲

少なくとも2本以上のローアドレスに接続されているセルの全部を同時に消去する E² PRO Mからなる第1の記憶領域と、1本のローアドレスに接続されているセルの全部または一部を同時に消去する E² PRO Mからなる第2の記憶領域とを具備することを特徴とする半導体装置。

### 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、不揮発性半導体装置に関する。

(従来の技術)

第4図に示すように、従来、1チップマイクロコンピュータ70には、演算を司るCPU(Cent ral Processing Unit ) 71、比較的大容量(数K~数十Kパイト)のプログラムデータを記憶するプログラムメモリと、比較的小容量(1 K ビット

程度)の数値データを記憶するデータメモリ、更 に、割り込みコントローラ部72、タイマ部(図示 せず)などが搭載されている。プログラムメモリ として、Mask ROM (マスクプログラム可 能な読み出し専用メモリ) 18が、データメモリと LTSRAM (Static Random Access read writ e Hemory)74が用いられている。これは、プログ ラムメモリの内容であるプログラムデータは数値 データに比べ大容量であるが書き替えの頻度が少 なく、データメモリの内容である数値データは、 プログラムデータに比べて書き替えの頻度が多く、 部分的な書き替えが要求されるという考え方に基 づいている。また、この他には、プログラムメモ ROMをデータメモリにE\*PR O M (Electrically Erasable Programmable Read Only Hemory) を用いたもの、プログラムメモリ E P R O M (Erasable Programmable Read On! y Hemory) をデータメモリにSRAMを用いたも の、プログラムメモリにEPROMをデータメモ `リにE^PROMを用いたもの、あるいは、プロ

グラムメモリにもデータメモリにもEIPROMを用いる場合があった。しかし、上記のようなプログラムメモリとデータメモリの組み合わせを用いて実現した1チップマイクロコンピュータでは以下に示すような問題点があった。

第1に、プログラムメモリにMask ROMを用いたマイクロコンピュータでは、プログラムデータが集積回路の製造工程中に造りたによって行われるため、ユーザがプログラムを確定して、もしプログラムに不具合が見出だされた場合に、そのMask ROMは、毎正することができる。当れた数品をすべて廃棄せねばならなくなる。データを書き替えることは不可能であり、マイクロンピュータは汎用性の低い製品となる。

第2に、プログラムメモリにEPROMを用いたマイクロコンピュータでは、メモリの内容を消去するためにパッケージに窓を付け、チップに紫外線を照射する必要がある。この場合、窓付き

バックアップが必要である。また、通常、SRA Mは1セル当り(1ビットを記憶するために)、 6つのトランジスタが必要であり、データメモリ 部分のチップ面積が大きくなってしまう。

第4に、プログラムメモリにE<sup>2</sup> PROMを 用いた場合には、E<sup>2</sup> PROMはSRAMと比較 すれば1 セル当りのチップ面積は小さいが、それ でもプログラムメモリは比較的大容量であるので、 マイクロコンピュータとしてのチップは大きくな ってしまう。つまり、1 チップマイクロコンピュ ータのプログラムメモリとしてE<sup>2</sup> PROMを用 いた場合には、大容量のプログラムメモリを実現 することができなかった。

#### (発明が解決しようとする課題)

本発明は、上記のような点に置み、大容量で、かつ、部分的な書き替えの必要がないデータと、 比較的小容量で、かつ、部分的に(1 パイト~数 パイト単位で)書き替えが必要なデータとを記憶 可能で、かつ、パッテリによるパックアップを必 要としない半導体装置を低コストで提供すること

セラミックパッケージは通常のプラスチックパッ ケージに比べて高低であり、コスト高となる。豆 に、マイクロコンピュータがシステムに組み込ま れたまま、あるいは、動作状態では、メモリの内 容の書き替えが不可能であり、書き替えの際にマ イクロコンピュータチップあるいはマイクロコン ビュータチップが搭載されたボードを取り出す必 要があり、書き替えに要する時間が長くなっても まう。また、同一チップ上にEPPROMが混動 されている場合には、EPROMの内容だけを消 去することが不可能である。例えば、EPROM の内容であるプログラムデータのみを書き替えた い場合でも、EPPROMの内容である数値デー タも同時に消去されてしまう。更に、集積回路で は、信頼性試験のため書き込み・消去を繰り返し テストする必要があるが、EPROMは紫外線に より内容を消去するため、テスト時間が長くなる。

第3に、データメモリとしてSRAMを用いた場合には、SRAMは電源が常に印加されていないと内容が保持できないため、バッテリによる

を目的とする。

[発明の構成]

(課題を解決するための手段)

上記目的を解決するために、本発明による半 導体装置は、少なくとも2本以上のローアドレス に接続されているセルの全部を同時に消去する E²PROMからなる第1の記憶領域と、1本の ローアドレスに接続されているセルの全部または 一部を同時に消去するE²PROMからなる第2 の記憶領域とを具備することを特徴とする。

(作用)

とができる。

(実施例)

以下、第1図~第3図を参照して、本発明の 実施例に係る半導体装置について説明する。

第1図は、本発明の一実施例に係わる半導体 装置を示す断面図である。本実施例では、少なく とも2本以上のローアドレスに接続されているセ ルの全部を同時に消去する第1の記憶領域を、F 1ash-E²PROM(一括消去型E²PRO M)で、1本のローアドレスに接続されているセ ルの全部または一部を消去する第2の記憶領域を、 E²PROM(バイト消去可能な)で実現する。

第2図(a)~(c)は、第1図に示す半導体装置を製造工程順に示した断面図である。

第1図および第2図において、1は、E²PROM形成領域IとFlash-E²PROM形成領域Iとを区別する破線、2は、Flash-E²PROM形成領域IIと高耐圧MOS(Netal Oxide Semiconductor) トランジスタ形成領域IIとを区別する破線、3は、高耐圧MOSトランジス

夕形成領域Ⅲと論理回路部形成領域IVとを区別する破線である。

第3図(a)、(b)は、それぞれ第1の記憶領域、第2の記憶領域の消去方法の概念を説明するものである。

同図(a)において 100は1 バイト分のデータを記憶する領域で、 100 のような8 個のメモリセルで構成される。 101および 102はローアドレスである。一本のローアドレスには、1 バイト分のデータを記憶する 100のような領域が数個接続されている。そして、多数のメモリセルが接続されたローアドレスの並びとして、記憶領域が形成されている。第 1 の記憶領域においては、2本以上のローアドレス 101、 102に接続されているセルの全部 103が同時に消去される。

同図 (b) において、 104は 1 パイト分のデータを記憶する領域で、 8 僧のメモリセルで構成される。 105はローアドレスである。第 1 の記憶領域とは異なり、第 2 の記憶領域においては、 1 本のローアドレス 105に 接続されているセルの一

郎 106を消去が同時に消去される。

まず、第1回に示すように、p型半導体基板 11上には、フィールド酸化膜12が形成され、領域。 1~領域Ⅳに、それぞれ分離されている。まず、 領域 I においては、p型半導体基板 11上に第1の ソース/ドレイン領域13が形成され、これら第1 のソース/ドレイン領域13の相互間には、第2の ソース/ドレイン領域14が形成されている。第2 のソース/ドレイン領域14には、これと接してn 型の拡散層14~が形成されている。また、第1の ソース/ドレイン領域13の相互間と、第2のソー ス/ドレイン領域14の相互間とに形成されるチャ ネル領域上には、厚さ300人の第1のゲート設 化展15が形成されている。ただし、第1のゲート 酸 化 膞 15の 一 部 は 、 第 2 の ソース / ドレイ ン 領 域 14上で、厚さ100人の第2のゲート酸化膜16で 形成されるトンネル酸化膿となっている。これら の第1のゲート酸化膜15上とトンネル酸化膜上と には、第1のポリシリコン膜により形成されたフ ローティングゲート17が設けられ、このフローテ

ィングゲート17上には、厚さ500人の第3のゲ ート酸化膜からなるPoly~Poly酸化膜 (フローティングゲートとコントロールゲートの 間の酸化膜をいう。)18が形成され、更に、この Poly-Poly酸化膜18上には、第2のポリ シリコン膜により形成されるコントロールゲート 19が設けられている。この2層のゲートを持つト ランジスタが、実際に電荷を書える働きをする。 また、第1のゲート酸化膜15上には、第1のポリ シリコン層により形成されたセレクトゲート20が 役けられ、この部分がフローティングゲート17へ の電荷の注入を制御する働きを持つ選択トランジ スタとなる。全面には、層間絶繰順21が形成され、 この層間絶録膜21には、ソース/ドレイン領域に 通じるコンタクトホール設けられている。コンタ クトホール内には、A.2 配線22が形成され、この A Ø 配線 22上と層間絶線膜 21上とには、表面保護 のためのパッシペーション膜23が形成されている。 実際には、領域Iには上記の2つのトランジスタ からなるメモリセルを複数含むメモリセルアレイ

が形成されている。

次に、領域Ⅱにおいては、p型半導体基板!! 上に第3のソース/ドレイン領域24が形成され、 このソース/ドレイン領域24の相互間に形成され るチャネル領域上には、厚さ100人の第2のゲ ート酸化膜 18が形成されている。この第2のゲー ト酸化膜18上には、第1のポリシリコン層により 形成されたフローティングゲート25が設けられ、 このフローティングゲート25上には、厚さ500 人の第3のゲート酸化膜からなるPoly-Po 1 y 酸化膜 26が形成されている。この P o l y -P o 1 y 酸化膜 26上と第2のゲート酸化膜 16上と には、第2のポリシリコン層により形成されるコ ントロールゲート 27が投けられている。また、全 面には、層間絶縁膜21が形成され、この層間絶縁 膜 21には、ソース/ドレイン領域に通じるコンタ クトホール設けられている。コンタクトホール内 には、A g 配線 22が形成され、この A g 配線 22上 と層間絶縁膜21上とには、表面保護のためのパッ シペーション展 23が形成されている。実際には、

最後に、領域Ⅳにおいては、p型半導体基板 11上に、基板よりも高い不純物濃度の深い拡散層 であるp^-ウェル 82と、n-ウェル 28とが形成 され、p・ - ウェル32中には、第6のソース/ド レイン領域33が、n-ウェル中28には、第7のソ ースノドレイン領域34が形成されている。第6の ソース/ドレイン領域33の相互間と、第7のソー スノドレイン領域34の相互間に形成されるチャネ ル領域上には厚さ250人の第4のゲート酸化膜 35が形成されていれ、この第4のゲート酸化膜85 上には、論理回路部を形成するトランジスタのゲ - ト 電 極 3 8 を 、 第 1 の ポ リ シ リ コ ン 膜 に よ り 投 け ている。全面には、顧問絶縁萬21が形成され、こ の層間絶縁膜21には、ソース/ドレイン領域に通 じるコンタクトホール設けられている。 コンタク トホール内には、A.2 記録22が形成され、この A 』配線22上と層間絶縁膜21上とには、表面保護の ためのパッシベーション農28が形成されている。

以上が、本発明の一実施例に係わる半導体装置の構造である。

領域 II には上記の 1 つのトランジスタからなるメモリセルを複数含むメモリセルアレイが形成されている。

次に、領域皿においては、p型半導体基板!! 上に、n型の深い拡散層であるn-ウェルと、第 4 のソース/ドレイン領域29が形成され、n - ウ ェル28中には、更に、第5のソース/ドレイン領 域30が形成されている。これら、第4のソース/ ドレイン領域 29の相互間と、第5のソース/ドレ イン領域30の相互間とに形成されるチャネル領域 上には厚さ300人の第1のゲート酸化膜が形成 されている。この第1のゲート酸化膜15上には、 高耐圧MOSトランジスタのゲート電極31を、第 1のポリシリコン膜により形成している。また、 全面には、層間絶縁膜21が形成され、この層間絶 緑膜 21には、ソース/ドレイン領域に通じるコン タクトホール設けられている。コンタクトホール 内には、Ag 配線22が形成され、このAg 配線22 上と層間絶縁膜21上とには、表面保護のためのパ ァシベーション膜 28が形成されている。

次に、本発明の一実施例に係わる半導体装置の製造方法について述べる。

まず、第2図(a)に示すように、、P型半導体基板11上に、フォトリングラフィー工程及び不統物イオン注入により、nーウェル28、P・ーウェル32とシリコン酸化腺38とを形成する。この後、シリコン窒化腺37を煮子領域を形成成する部分にのみ堆積させ、それ以外のシリコン基板を10000人酸化するいわゆる選択酸化法により、域間には、必要に応じてチャネルストップのためのイオン注入を行い(図示せず)、素子分離の耐圧を上げておく。

次に、同図(b)に示すように、シリコン窒化膜 87とシリコン酸化膜 38とを剥離した後、酸素 雰囲気中で基板を酸化することにより、厚さ 3 0 0 人第 1 のゲート酸化膜 15を素子領域に形成する。これは領域 II の高耐圧 M O S トランジスタのゲート酸化膜及び領域 1 の E 2 P R O M セルのトンネル酸化膜以外のゲート酸化膜に用いられる部分で

5 0 人の第 4 のゲート酸化膜 15を形成し、領域 IV

の論理回路部を構成するトランジスタのゲート

化膜とする。なお、この際、E³PROMセルと

Flash-E² PROMセルとの第1のポリシ

リコン膜上15には、厚さ500人の第3のポリシ

リコン酸化膜が形成される。後に、これはE2p

ROMセルのPoly-Poly酸化膜18とFl

ash-E<sup>2</sup> PROMthのPoly-Poly

酸化膜 26とになる。そして、第2のポリシリコン

膜をCVD法により全面に堆積し、第1のポリシ

リコン膜と同様に燐拡散をしてこのポリシリコン

膜の導電性を増す。この後、RIEすることによ

Poly-Poly 散化膜18と、フローティング

ゲート17と、F1ash-E² PROMセルのコ

ントロールゲート27と、論理回路部を構成するト

ランジスタのゲート電極88とを形成する。次に、

E² PROMセルのコントロールゲート19とセレ

クトゲート20と、F1ash-E² PROMセル

のコントロールゲート27と、高耐圧MOSトラン

り、EiPROMセルのコントロールゲート19と、

ある。次に、領域Iにおける半導体基板11の所定の部分に対して、フォトレジストによるマスクを用いて、選択的にn 型の拡散層14 を形成する。この後、E PROMセルの第1のゲート酸化膜15とをフッ酸系の溶液で剥離し、露出した半導体基板11を酸化することによりこの領域に100人の薄い第2のゲート酸化膜18を形成する。これはE PROMセルのゲート酸化膜となるものである。

次に、同図(c)に示すように、第1のポリシリコン膜をCVD(Cemical Vapor Deposition)法により全面に堆積し、燐鉱散をしてこのポリシリコン膜の導電性を増した後、セレクトゲート20と、F1ash-E² PROMセルのフローティングゲート16と、高耐圧MOSトランジスタのゲート電極3iとを形成するためにのRIE(Reactive Jon Etching)を行う。この際、領域IVの第1のポリシリコン膜17とその下の第1のゲート酸化膜15とを剥離する。次に、酸素雰囲気中で厚さ2

以上が本発明の一実施例に係わる半導体記憶 装置の製造方法である。 Flash-E<sup>2</sup>PROMは、多数のセルを

Flash-E²PROMは、多数のセルを 「一括」して消去するもので、特定の1ピットの みのを選択的に消去することはできないが、セル 面積が比較的小さいため、大容量のプログラムメ モリが実現可能で、バッテリによるバックアップ を必要としない。第6図(a)(b)(c)は、 それぞれ、同一デザインルール(1.5μ) で投 計した場合のFiash-E² PROMセル、紫 外線消去型EPROMセル、E² PROMセルの 平面図を示す。同図(a)において、51は消去ゲ ート、52はフローティングゲート、58はコントロ ールゲート、54はフィールド酸化膜である。同図 (b) において、55はフローティングゲート、58 はコントロールゲート、57はフィールド酸化膜で ある。同図(c)において、58はセレクトゲート、 59はフローティングゲート、60はコントロールゲ ート、 81はフィールド酸化膜、 62はトンネル酸化 膜 62である。同図から、F1ash-E² PRO

ジスタのゲート電極 31と、論理回路部を構成するトランジスタのゲート電極 36とをマスクにして n型不純物を p型 半導体基板 11と p ・ウェル 32とに対してイオン注入することにより、第 1、第 2、第 3、第 4、第 6のソース/ドレイン領域 13、14、24、29、33を形成する。また、高耐圧 M O S トランジスタのゲート電極 31と、論理回路部を構成するトランジスタのゲート電極 36とをマスクにして p 型 不純物を n ウェル 28に対してイオン注入することにより、第 5、第 7 のソース/ドレイン領域 30、34を形成する。

次に、第1図に示すように、全面に層間絶縁 膜 21を形成した後、この層間絶縁膜 21の一部をエッチングして、第1及び、第3~第7のソース/ ドレイン領域に通じるコンタクトホールを形成す る。次に、スパッタリングによりコンタクトホール内部と層間絶縁膜 21上とにAQ を薦着し、これ を所望の形状にパターニングすることにより、A 星配録 22を形成する。最後に、表面保護のための パッシベーション膜 23を全面に形成する。 M セルの面積は3 6 μ² (6 μ×6 μ) で、紫外線消去型EPROMセルの面積と等しく、E²PROMセルの面積104μ² (13μ×8μ) より小さく、大容量が必要なプログラムデータをFlashーE²PROMで実現することが高集積化に適していることが分かる。

なお、プログラムメモリは、F1ash-E <sup>2</sup> PROMに限られるものではなく、例えば、ブ

が必要なデータとを記憶可能で、かつ、バッテリによるバックアップを必要としない半導体装置を低コストで提供することができる。

## 4. 図面の簡単な説明・

第1図は、本発明の一実施例に係わる半導体装置の概念を示す断面図、第2図は、第1図に示した断面図、第3図は、第1の記憶領域および第2の記憶領域の消去方法の概念を説明する図、第4図は、ワンチップマイコンに本発明を適用した場合の平面図、第5図は、従来のワンチップマイコンの一例を示す平面図、第6図は、FlashーEPROMセル、無外線消去型EPROMセル、E2PROMセルを示す平面図である。

11… p型半導体基板、12…フィールド酸化膜、13… 第 1 のソース/ドレイン領域、14… 第 2 のソース/ドレイン領域、14… 第 2 のソース/ドレイン領域、14 … n型拡散層、15… 第 1 のゲート酸化膜、16… 第 2 のゲート酸化膜、17 …フローティングゲート、18… P o 1 y - P o 1 y 酸化膜、19… コントロールゲート、20… セレク

ログラムデータ中のある一部分のみが非常に良く書き替えられる場合には、この部分をバイト消去・バイト書き込み可能なE2PROMに記憶してもよい。あるいは、数値データであっても殆ど書き替えられることがない場合には、プログラムデータとともにFlash-E2PROMに記憶させてもよい。

上記のような半導体装置においては、チップ に集外線を照射する必要がないため、安価なプラ スチックパッケージに封入することができる。


本発明の一実施例に係るワンチップマイコンの平面図を第5図に示す。このワンチップマイコン80においては、コントローラ部81、CPU82、F1ash-E2PROM83、E2PROM84、SRAM85が図のようにレイアウトされている。


#### [発明の効果]

以上、説明したように本発明の半導体装置では、大容量で、部分的な(1パイト単位での) 書き替えの必要がないデータと、比較的小容量で、部分的に(1パイト~数パイト単位で)書き替え

トゲート、21… A 2 配線、22… 層間絶縁膜、23… パッシベーション膜、24… 第3のソース/ドレイン領域、25…フローティングゲート、28… P o 1 y - P o 1 y 酸化膜、27…コントロールゲート、 28… n - ウェル、29… 第4のソース/ドレイン領域、30… 第5のソース/ドレイン領域、31… ゲート電極、32… p \* - ウェル、33… 第6のソース/ドレイン領域、35… 第7のソース/ドレイン領域、35… 第3のゲート酸化膜、88… ゲート電極。


> 代理人弁理士 則近 惠 佑 同 竹花 事久男






FH 008422


## 特開平3-228377 (8)



有 3 团 (a)







85 Shapic RAM E'PROM B2

**4n** 6 团

第 5 回

FH 008423

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03228377 A

(43) Date of publication of application: 09 . 10 . 91

(51) Int. CI

H01L 29/788

H01L 27/04 H01L 27/115 H01L 29/792

(21) Application number: 02022123

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 02 . 02 . 90

(72) Inventor:

YOSHIDA MASAYUKI

SAEKI YUKIHIRO SHINADA KAZUYOSHI

#### (54) SEMICONDUCTOR DEVICE

#### (57) Abstract:

PURPOSE: To store a large volume of data requiring no partial rewriting and relatively small volume of data requiring partial rewriting by providing a first memory area for simultaneously erasing all of cells connected to two or more row addresses, and a second memory area for simultaneously erasing a part or all of cells connected to one row address.

CONSTITUTION: An area 100 for storing 1-byte date has 8 memory cells 100. Several areas for respectively storing 1-byte data are respectively connected to row addresses 101, 102. All cells 103 connected to two or more row addresses 101, 102 are simultaneously erased in the first memory area made of a Flash-E<sup>2</sup> PROM. On the other hand, an area 104 for storing 1-byte data similarly has 8 memory cells. However, in the second area made of the E<sup>2</sup>PROM different from the first area, parts 106 of the cells connected to one row address 105 are simultaneously erased.

COPYRIGHT: (C)1991,JPO&Japio

